Õppeaine eesmärk on:
- arendada digitaalseadmete projekteerimisoskust lähtudes loodava seadme olemasolevast SystemVerilog kirjeldusest ning kasutades projekteerimisel digitaalseadme funktsionaalset/ajalist simuleerimist ja programmeeritavaid loogikaseadmeid (FPGA);
- anda simuleerimis- ja sünteesi pakettide kasutamiskogemus digitaalseadmete projekteerimise, simuleerimise ja testimise abil;
- laboratoorsete tööde käigus tutvustada digitaalsüsteemide kiire prototüüpimise teooriaga ja praktikaga;
- arendada oskust ühendada digitaalsüsteemide projekteerimise ja signaalitöötluse seniomandatud teadmised;
- tutvustada asünkroonsete digitaalsüsteemide spetsifitseerimist, projekteerimist ja analüüsi.

The aim of this course is to:
- elaborate knowledge of the design process from design description in SystemVerilog through functional simulation, synthesis, timing simulation, and PLD (FPGA) programming;
- provide experience in designing and verifying digital systems using synthesis and simulation tools;
- provide students the theory and practice of rapid prototyping of digital systems in a laboratory environment;
- develop the ability to combine the knowledge and skills needed for integration of the computer engineering and signal processing;
- to provide students an understanding of specifying, designing and analyzing of asynchronous systems.

Aine läbinud üliõpilane :
- loob digitaalsüsteemi realisatsiooni programmeeritavatel loogikaseadmetel (FPGA) lähtudes SystemVerilog kirjeldusest ja kasutades sobivat projekteerimistarkvara;
- analüüsib projekteerimistarkvara poolt genereeritud alternatiivsete lahenduste sobivust projekteerimistingimuste ja piirangute suhtes valimaks sobivaimat lahendusvarianti;
- integreerib eritüübilisi mooduleid nagu digitaalsed komponendid ja sealhulgas analoogliideseid, optimeerides sealjuures loodava süsteemi energiatarvet, jõudlust ja maksumust;
- rakendab riistvara projekteerimistehnikaid digitaalsete signaalitöötlussüsteemide loomisel, simuleerimisel ja testimisel;
- arvestab asünkroonsete süsteemide projekteerimismeetodite, programsete mudelitega ja terminoloogiaga.

After completing this course the student:
- proceeds from a digital system description in VHDL to its implementation in a PLD (FPGA) using of a number of computer-aided design software tools;
- understands how to interpret design tool outputs in evaluating alternative system designs for a specific set of requirements, and how to use the knowledge gained to improve the design;
- integrates heterogeneous blocks such as digital hardware and analog interfaces while optimizing power consumption, performance, cost;
- applies hardware design techniques to simulate, synthesize, and test digital signal processing systems;
- understands and comprehends asynchronous design methods, computational models, design terminology.

Digitaalsüsteemide projekteermis-metoodika SystemVerilog ja prgrammeeritava loogika (FPGA) abil. Realiseerimine väliprogrammeeritaval loogikal (FPGA). Digitaalseadmete kiire prototüüpimine. Digitaalne signaalitöötlus FPGA seadmete abil. Asünkroonsete süsteemide põhialused (süsteemne vaade). Kursuses kasutatakse reaalseid projekte digitaalsüsteemide sünteesi valdkonnast ja analüüsitakse projekteerimisnäiteid. Kursus lõpeb signaalitöötlus-süsteemi projekteerimise miniprojektiga.

Digital systems design methodology using SystemVerilog and PLD (FPGA). FPGAs as means for building reconfigurable systems. Rapid prototyping of digital systems. Digital signal processing with FPGA devices. Principles of asynchronous design (a systems perspective). The course is based on the development of a real-world projects and case studies.

-

-

-

-

S. Ramachandran, Digital VLSI Systems Design, Springer
J. O. Hamblen, T.S. Hall, and M. D. Furman, Rapid Prototyping of Digital Systems, Springer

-