· arendada digitaalseadmete projekteerimisoskust lähtudes loodava seadme olemasolevast VHDL-kirjeldusest ning kasutades projekteerimisel digitaalseadme funktsionaalset/ajalist simuleerimist ja programmeeritavaid loogikaseadmeid (FPGA);
· omandada simuleerimis- ja sünteesi pakettide kasutamiskogemus digitaalseadmete projekteerimise, simuleerimise ja testimise abil;
· laboratoorsete tööde käigus tutvuda digitaalsüsteemide kiire prototüüpimise teooriaga ja praktikaga;
· ühendada digitaalsüsteemide projekteerimise ja signaalitöötluse seniomandatud teadmised;
· tutvustada asünkroonsete digitaalsüsteemide spetsifitseerimist, projekteerimist ja analüüsi.

· to elaborate knowledge of the design process from design description in VHDL through functional simulation, synthesis, timing simulation, and PLD (FPGA) programming;
· to gain experience in designing and verifying digital systems using synthesis and simulation tools;
· to provide students the theory and practice of rapid prototyping of digital systems in a laboratory environment;
· to combine the knowledge and skills needed for integration of the computer engineering and signal processing;
· to provide students an understanding of specifying, designing and analyzing of asynchronous systems.

Aine läbinud üliõpilane :
· oskab luua digitaalsüsteemi realisatsiooni programmeeritavatel loogikaseadmetel (FPGA) lähtudes VHDL-kirjeldusest ja kasutades sobivat projekteerimistarkvara;
· oskab analüüsida projekteerimistarkvara poolt genereeritud alternatiivsete lahenduste sobivust projekteerimistingimuste ja piirangute suhtes valimaks sobivaimat lahendusvarianti;
· oskab integreerida eritüübilisi mooduleid nagu digitaalsed komponendid ja sealhulgas analoogliideseid, optimeerides sealjuures loodava süsteemi energiatarvet, jõudlust ja maksumust;
· oskab rakendada riistvara projekteerimistehnikaid digitaalsete signaalitöötlussüsteemide loomisel, simuleerimisel ja testimisel;
· omab arusaamist asünkroonsete süsteemide projekteerimismeetoditest, programsetest mudelitest ja peab tundma terminoloogiat.

Having finished the study of the subject a student :
· proceeds from a digital system description in VHDL to its implementation in a PLD (FPGA) using of a number of computer-aided design software tools;
· understands how to interpret design tool outputs in evaluating alternative system designs for a specific set of requirements, and how to use the knowledge gained to improve the design;
· integrates heterogeneous blocks such as digital hardware and analog interfaces while optimizing power consumption, performance, cost;
· applies hardware design techniques to simulate, synthesize, and test digital signal processing systems;
· understands and comprehends asynchronous design methods, computational models, design terminology.

Digitaalsüsteemide projekteermis-metoodika VHDL ja prgrammeeritava loogika (FPGA) abil. Realiseerimine väliprogrammeeritaval loogikal (FPGA). Digitaalseadmete kiire prototüüpimine. Digitaalne signaalitöötlus FPGA seadmete abil. Asünkroonsete süsteemide põhialused (süsteemne vaade). Kursuses kasutatakse reaalseid projekte digitaalsüsteemide sünteesi valdkonnast ja analüüsitakse projekteerimisnäiteid.

Digital systems design methodology using VHDL and PLD (FPGA). FPGAs as means for building reconfigurable systems. Rapid prototyping of digital systems. Digital signal processing with FPGA devices. Principles of asynchronous design (a systems perspective). The course is based on the development of a real-world projects and case studies.

Õppurite aktiivsuse toetamiseks toimub teadmiste hindamine harjutusprojektide/projekteerimisülesannete tulemuste alusel.
Teoreetiliste teadmiste osakaal eksamil on 40% hindest ja projekteerimisülesannete tulemuste demonstratsioon koos lahenduste seletuskirjaga annab 60% eksamihindest.

To stimulate the student’s activity an project-based evaluation approach is adopted. Graiding consists of control of knowledges in examinations (weighted 40% in final grade) and of the demonstration of the projects and the quality of a written report (weighted 60% in final grade).

Iseseisev töö on ettenähtud teoreetiliste teadmiste omandamiseks ja kinnistamiseks; laboratoorsete tööde/praktikumide teoreetiliste aluste läbitöötamiseks ja praktikumide ettevalmistamiseks. Sellise täiendava iseseisva töö maht on kavandatud olema kuni 65 t.

Additional work at home is needed to mature the theoretical concepts and to complete the laboratory work. This extra work is estimated not to exceed 65 h.

Põhiõpik:
K. L. Short, VHDL for Engineers, Pearson Education, Inc., 2009.
Täiendav kirjandus:
J. O. Hamblen, T.S. Hall, and M. D. Furman, Rapid Prototyping of Digital Systems, Springer, 2007.

-