· anda ülevaade kaasaegsete mikroskeemide ja sardsüsteemide projekteerimise automatiseerimise käigust, meetoditest ja vahenditest;
· anda põhjalik ülevaade VLSI, ASIC ja SoC sünteesi erinevatest etappidest - süsteemi, kõrg-, registersiirete, loogika- ja füüsikalise taseme süntees;
· õpetada erinevate sünteesimeetodite efektiivset kasutamist;
· anda ülevaade sünteesis kasutatavatest optimeerimisalgoritmidest ja nende omadustest;
· õpetada levinumate riistvara kirjelduskeelte VHDL ja Verilog kasutamisest sünteesiks;
· õpetada tööstuslike sünteesipakettide kasutamist;
· õpetada prototüüpimist väliprogrammeeritaval loogikal.

· to give overview about automation of phases, methods and tools of modern microchips and embedded systems design process;
· to give thorough overview about different phases of VLSI, ASIC and SoC synthesis - system, high, register transfer, logic and physical level syntheses;
· to teach efficient use of different synthesis methods;
· to give overview of optimization algorithms used in synthesis, and about their features;
· to teach how to use the two most common hardware description languages - VHDL and Verilog - in synthesis;
· to teach how to use commercial synthesis tools;
· to teach how to use field programmable logic for prototyping.

Aine läbinud üliõpilane:
· teab kaasaegsete mikroskeemide ja sardsüsteemide projekteerimise põhietappe ja automatiseerimisvõimalusi;
· oskab kasutada riistvara kirjelduskeeli VHDL ja Verilog sünteesi erinevatel etappidel ja abstraktsioonitasemetel;
· tunneb erinevate optimeerimisalgoritmide kasutatavust erinevatel abstraktsioonitasemetel;
· oskab kasutada nii simuleerimist kui prototüüpimist projekteeritava mikroskeemi või süsteemi funktsionaalsuse kontrolliks;
· oskab kasutada vähemalt üht tööstuslikku sünteesipaketti.

Having finished the study of the subject a student:
· knows about phases, methods and tools of modern microchips and embedded systems design process and automation possibilities;
· knows how to use hardware description languages VHDL and Verilog in synthesis at different phases and abstraction levels;
· knows the usability of different optimization algorithms at various abstraction levels;
· knows how to use both simulation and prototyping to verify functionality of the chip or system under design;
· knows how to use at least one commercial synthesis tool.

Kaasaegsete kiipide - VLSI, ASIC, SoC - projekteerimise metodoloogia, töö etapid ja meeskonnatöö vormid. Automaatprojekteerimis-süsteemid. Riistvara kirjeldamise tasemed - süsteemi, kõrg-, registerülekannete, loogika ja füüsikaline tase. Süsteemi taseme kirjelduskeeled. Erinevate kirjeldustasemete sünteesi ülesanded. Eraldamine, planeerimine ja sidumine kõrgtaseme sünteesis. Hõivamine ja planeerimine süsteemitaseme sünteesis. VLSI, ASIC ja SoC süntees kasutades nüüdisaegseid disainipakette. Prototüüpimine väliprogrammeeritaval loogikal.

Design methodology of modern chips – VLSI, ASIC and SoC - design phases and teamwork. Computer Aided Design (CAD) systems. Hardware description levels - system, high, register transfer, logic and physical levels. System level description languages. Synthesis tasks at different description levels. Allocation, scheduling, and binding in high-level synthesis. Mapping and scheduling in system-level synthesis. VLSI, ASIC and SoC synthesis with modern design tools. Using field programmable logic for prototyping.

Teadmiste kontroll toimub suulisel eksamil. Üliõpilasel peab eksamile pääsemiseks olema sooritatud ja kaitstud ette antud modelleerimis- ja sünteesiülesanded. Eksamil vastab üliõpilane kahele teoreetilisele küsimusele kogu kursuse temaatika piires - üks küsimus kõrg- või süsteemi-taseme sünteesist, teine teistest sünteesi meetoditest

The course ends with an oral exam. Before the exam, given modeling and syntesis tasks must be solved and reports accepted. On the exam, the student must answer to two questions about all topics of the course – one question about high- or system-level synthesis, and another about the other synthesis methods.

Iseseisev töö seisneb teoreetiliste materjalide läbitöötamises, praktikumideks valmistumises ja miniprojekti tegemine. Töö maht statsionaarses õppes on umbes 65 tundi.

The independent work consist of studing theoretical materials, preparing to practical classes and solving the project task. The amount of work is about 65 hours.

Dirk Jansen et al. (editors). The electronic design automation handbook. Kluwer Academic Publisher.
Giovanni De Micheli, Synthesis and Optimization of Digital Circuits. McGraw-Hill.
http://mini.li.ttu.ee/~lrv/IAS0550/

-